Aviso sobre el Uso de cookies: Utilizamos cookies propias y de terceros para mejorar la experiencia del lector y ofrecer contenidos de interés. Si continúa navegando entendemos que usted acepta nuestra política de cookies. Ver nuestra Política de Privacidad y Cookies
Tienes activado un bloqueador de publicidad

Intentamos presentarte publicidad respetuosa con el lector, que además ayuda a mantener este medio de comunicación y ofrecerte información de calidad.

Por eso te pedimos que nos apoyes y desactives el bloqueador de anuncios. Gracias.

Continuar...

Viernes, 16 septiembre 2016
Computación

Chips con mayor capacidad de procesamiento

Un estudio liderado por investigadores de la Universitat Politècnica de València (España) permite diseñar chips de altas prestaciones con mayor capacidad de procesamiento. La clave reside en la incorporación de un nuevo modelo de línea de retardo que ocupa mucho menos espacio en el chip –hasta 300 veces menos- y que ha sido ideado por Ivana Gasulla, investigadora del Instituto de Telecomunicaciones y Aplicaciones Multimedia (iTEAM) de la UPV. Junto al equipo del iTEAM, en el estudio han participado también investigadores de la Universidad McGill de Canadá y la Universidad de Strathclyde, en Glasgow (Escocia).

 

“Las líneas de retardo se utilizan en todo tipo de comunicaciones para procesar datos, para retener información que posteriormente queremos analizar de una forma individual. Son un componente fundamental en los chips; nuestro nuevo dispositivo, fabricado con tecnología fotónica de silicio estándar, abre la puerta a conseguir chips con más prestaciones; al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito”, apunta José Capmany, director del iTEAM.

 

Según añade Ivana Gasulla, el avance principal que permite la reducción de espacio está en el empleo de una red de difracción de periodo muy corto como elemento principal de una línea de retardo, que es un componente fundamental a la hora de procesar señales ópticas. “La red permite ahorrar espacio y componentes adicionales ya que la señal se retarda en transmisión y no en reflexión, por lo que no es necesario añadir acopladores ni circuladores para extraer la señal retardada al exterior”, explica Gasulla.

 

[Img #38585]

 

Ivana Gasulla. (Foto: UPV)

 

Los investigadores españoles, canadienses y escoceses han demostrado las prestaciones de este nuevo modelo de línea de retardo para comunicaciones digitales, alimentación de antenas, sistemas de comunicaciones móviles y buffers de memoria.

 

“Se puede aplicar en todos aquellos campos en los que se necesita retardar un bit para analizar una muestra. Además de aquellos en los que hemos testeado el equipo, podría aplicarse también para biofotónica”, añade Capmany.

 

El trabajo desarrollado por los investigadores fue publicado a finales de julio en Scientic Reports, del grupo Nature. (Fuente: UPV/DICYT)

 

 

Quizá también puedan interesarle estos enlaces...

Copyright © 1996-2017 Amazings® / NCYT® | (Noticiasdelaciencia.com / Amazings.com). Todos los derechos reservados.
Depósito Legal B-47398-2009, ISSN 2013-6714 - Amazings y NCYT son marcas registradas. Noticiasdelaciencia.com y Amazings.com son las webs oficiales de Amazings.
Todos los textos y gráficos son propiedad de sus autores. Prohibida la reproducción total o parcial por cualquier medio sin consentimiento previo por escrito.
Excepto cuando se indique lo contrario, la traducción, la adaptación y la elaboración de texto adicional de este artículo han sido realizadas por el equipo de Amazings® / NCYT®.

Amazings® / NCYT® • Términos de usoPolítica de PrivacidadMapa del sitio
© 2017 • Todos los derechos reservados - Depósito Legal B-47398-2009, ISSN 2013-6714 - Amazings y NCYT son marcas registradas. Noticiasdelaciencia.com y Amazings.com son las webs oficiales de Amazings.
Powered by FolioePress