Chips rascacielos, arquitectura de múltiples pisos para incrementar la eficiencia

Una técnica de apilamiento podría aumentar exponencialmente la cantidad de transistores en los chips, permitiendo un hardware más potente y eficiente, idóneo, por ejemplo, para sistemas de inteligencia artificial.

La industria de la computación se acerca al límite en la cantidad de transistores que pueden colocarse en la superficie de un chip. Por eso, los fabricantes de chips buscan desesperadamente formas de acumular transistores que no impliquen miniaturizarlos más aún.

En vez de comprimir transistores cada vez más pequeños en una sola superficie, la vía alternativa que más atractiva resulta para la industria es apilar múltiples superficies de transistores y elementos semiconductores, algo así como convertir una casa de una sola planta en un rascacielos. Estos chips multicapa podrían manejar una cantidad exponencialmente mayor de datos y realizar funciones mucho más complejas que los chips de la electrónica actual.

Sin embargo, un obstáculo importante es la plataforma sobre la que se construyen los chips. En la actualidad, las voluminosas obleas de silicio sirven de andamio principal sobre el que se coloca todo lo demás. Si se sigue la misma filosofía de diseño, cualquier chip con estructura de capas apilables tendría que incluir un grueso “suelo” de silicio como parte de cada capa, lo que ralentizaría cualquier comunicación entre capas semiconductoras funcionales.

Ahora, unos ingenieros del Instituto Tecnológico de Massachusetts (MIT) en Estados Unidos, han encontrado una forma de superar este obstáculo, con un diseño de chip multicapa que no requiere ningún sustrato en forma de oblea de silicio y que funciona a temperaturas lo suficientemente bajas como para no perjudicar a los circuitos de las capas adyacentes.

El equipo, encabezado por Ki Seok Kim, utilizó el nuevo método para fabricar un chip multicapa con capas alternas de material semiconductor de alta calidad colocadas directamente unas sobre otras.

Los ingenieros del MIT han desarrollado un método para apilar capas sin barreras problemáticas en un chip, haciendo así posible la fabricación de chips mucho más rápidos y potentes que los convencionales de una sola capa. (Ilustración: Amazings / NCYT)

El nuevo método permite a los ingenieros construir transistores de alto rendimiento, así como componentes lógicos y de memoria sobre cualquier superficie cristalina, no solo sobre el voluminoso andamiaje de las obleas de silicio. Sin estos gruesos sustratos de silicio, las múltiples capas semiconductoras pueden estar en contacto más directo, lo que mejora y acelera la comunicación y el cálculo entre capas.

Los investigadores prevén que el método podrá utilizarse para construir hardware de inteligencia artificial, en forma de chips con capas apiladas para ordenadores portátiles u otros dispositivos de pequeño tamaño, que serían tan rápidos y potentes como las supercomputadoras actuales y que podrían almacenar cantidades enormes de datos, comparables a las manejadas en los actuales centros de datos.

“Este avance abre un enorme potencial para la industria de los semiconductores, ya que permite apilar capas en chips sin las limitaciones tradicionales”, destaca Jeehwan Kim, del MIT y miembro del equipo de investigación. “Esto podría conducir a mejoras de órdenes de magnitud en la potencia de cálculo para aplicaciones en inteligencia artificial”.

Ki Seok Kim y sus colegas expone los detalles técnicos de su innovación en la revista académica Nature, bajo el título “Growth-based monolithic 3D integration of single-crystal 2D semiconductors”. (Fuente: NCYT de Amazings)